DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

5382116

Basic Patent (No, Kind, Date): JP 61005578 A2 860111 < No. of Patents: 001>

THIN FILM TRANSISTOR (English)
Patent Assignee: NIPPON ELECTRIC CO
Author (Inventor): KANEKO SETSUO
IPC: \*H01L-029/78; H01L-027/12
Derwent WPI Acc No: \*C 86-052075;

JAPIO Reference No: \*100141E000163;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 61005578 A2 860111 JP 84126112 A 840619 (BASIC)

Priority Data (No,Kind,Date): JP 84126112 A 840619

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

01791478 \*\*Image available\*\*

THIN FILM TRANSISTOR

PUB. NO.: **61-005578** [JP 61005578 A] PUBLISHED: January 11, 1986 (19860111)

INVENTOR(s): KANEKO SETSUO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 59-126112 [JP 84126112]

FILED: June 19, 1984 (19840619)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 406, Vol. 10, No. 141, Pg. 163, May

24, 1986 (19860524)

# **ABSTRACT**

PURPOSE: To obtain a thin film transistor having a high OFF-state resistance by a method wherein a semiconductor layer containing an amorphous silicon layer comprising elements of at least more than one kind of oxygen, nitrogen and carbon as its principal component is provided. CONSTITUTION: A chrome electrode 2, which is a gate metal film, is vacuumevaporated on a glass substrate 1 and a silicon nitride layer 3 is formed. An N(sup -) type amorphous silicon layer 4 is formed by decomposing silane gas according to glow discharge, an N(sup -) type amorphous Si(sub x)C(sub 1-x) (x=0.05) layer 5 is formed by decomposing mixed gas of silane and methane according to glow discharge and an N(sup +) type amorphous silicon layer 6 is formed by decomposing mixed gas of silane and phosphine according to glow discharge. A source electrode 7 and a drain electrode 8 are formed. By providing the amorphous silicon layer comprising more than and less than 70% of carbon, nitrogen or oxygen, this thin film transistor can be made to hold a sufficient resistivity even when the resistivity of the surface is lowered due to dry etching, contamination and so forth.

# 母 公 開 特 許 公 報 (A)

昭61-5578

@Int\_Cl\_4 H 01 L 29/78 27/12 識別記号

庁内整理番号 8422-5F 7514-5F ❸公開 昭和61年(1986)1月11日

5F 審査請求 未請求 発明の数 1 (全 3頁)

40発明の名称

斎膜トランジスタ

②特 顧 昭59-126112

❷出 顧 昭59(1984)6月19日

②発 明 者 金 子 節 夫 の出 顧 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

会社 東京都港区芝5丁目33番1号

の代理人 弁理士内原 晋

#### 明 級 看

発明の名称 薄膜トランジスタ

# 特許請求の範囲

()

船縁性基板上にゲート金属、ゲート船級膜、非晶質シリコンを基体とした半導体層、オーミック層、ソース・ドレイン電極からなる積層構造薄膜トランジスタにおいて、前記半導体層の1部に1 多以上70多未満の炭素、窒素又は酸素の少なくとも一つ以上の尿素を含ませてなることを特徴とする薄膜トランジスタ。

# 発明の詳細な説明

# (産菜上の利用分野)

本特許は非晶質シリコンを用いた薄膜トランジスタ特に OPP 抵抗の高い非晶質シリコンを用いた薄膜トランジスタに関する。

# (従来技術とその問題点)

最近、パーソナルコンピュータや各種情報処理

機器を小型化するとどが望まれている。この中で 最も小型化しにくいものの1つにディスプレイが あげられる。現在ディスプレイの大部分は CRT であるが、CRTは真空中で電子線を電界等で制 御して螢光体に照射し発光させるため、電子観を 走査する部分だけ装置が厚くなり、小型化が困難 である。ディスプレイを小型化にすることを目的 とした液晶を用いた薄型のディスプレイの開発が 注目されている。この故品ディスプレイは電極が 付いた2枚のガラス板の間に10ミクロン厚温度の 液晶をはさみ、2枚のガラス根についた定査電極 によって液晶に電界を印加し、液晶の動きを制御 するために、真空中の電子の走向を制御するCRT と比較して暮いディスプレイが可能になる。しか し、液晶を動作させる場合、例えば電圧平均化法 では単純なXYマトリクス動作では絵素数が増加 した時コントラストが低下する問題があった。と のコントラストの低下を解決する方法として薄膜 トランジスタを用いたアクティブマドリクス動作 法が研究されている。ととで用いられる薄膜材料 には多結晶 8i やテルル、非晶質シリコンなどを用いたものがあるが、低温プロセスで低価格の基板が使えることや安定で量激しやすいという特徴を 有する非晶質シリコンが最も適している。

非晶質シリコンを用いた薄膜トランジスタをこのような平面ディスプレイに応用する場合、磁素 欠陥のないディスプレイを得るためには薄膜トランジスタの ON 抵抗と OPP 抵抗の比が十分大きい薄膜トランジスタ素子が大面積に均一に形成できることが必要となる。

従来の薄膜トランジスタは第1箇にその構造を示す様にゲート金属が付いたガラス等の絶縁性基 製上にプラズマ C V D 法を用いて例えば強化シリコン層、 n<sup>-</sup>非晶質シリコン層。りん等を 0.1~ 1 5 ドープした n<sup>+</sup> 非晶質シリコン層を形成し、 その後ソース・ドレイン電極を形成した後、ゲート金属上の n<sup>+</sup> 非晶質シリコン層をエッチングして で で 膜トランジスタを作製していた。また最後に 表面の安定化を計るためや遮光膜を設置するため に強化シリコン等のペッシベーション用絶機 潜を 形成する。しかし、この n+ 非品質シリコン層を エッチングする工程や強化シリコン等のペッシペーション膜を形成する時に n- 非品質シリコン層 映面の抵抗値が減少し、複膜トランジスタのOPP 抵抗が小さくなり、平面ディスプレイにした時に 画像欠陥となって歩どまり低下の原因となっていた。

#### (発明の目的)

本発明はこのような従来の欠点を除去せしめて OPP 抵抗の高い薄膜トランジスタを提供すると とにある。

#### (発明の構成)

本発明によれば絶縁性基板上にゲート金属、ゲート絶録膜非晶質シリコンを基体とした半導体層とオーミック層、ソース・ドレイン電極からなる機層構造薄膜トランジスタにおいて的配半導体層の1部に1年以上70年未満の炭梁、空梁及び散業の少なくとも一つ以上の元素を含ませてなることを特徴とする薄膜トランジスタが得られる。

# (発明の概要)

( Ì

 $(\dot{})$ 

本発明は上述の構成をとることにより従来のよ うな薄膜トランジスタの OFF 抵抗が小さくなる ことを解決した。すなわち従来構造における OFP 抵抗低下の原因は抵抗率10°~10° aca の n- 非晶 質シリコン層がドライエッチング時のプラズマ琅 傷を受けるととや表面汚染によって抵抗率が1桁 から 2 桁程度小さくなってしまったことと考えら れるが、本発明では nっ 非晶質シリコン層内に抵 抗率の大きい酸素、窒素や炭素の少なくとも1つ 以上の元素を含んだ非晶質シリコン合金を設ける ことによりドライエッチングや汚染等により表面 の抵抗率が小さくなったとしても十分な抵抗率を 保持させることができるようにした。この時、上 紀元素は1.5以上の歳度で非晶質シリコン内に根 入させることが抵抗率を高める上で必要であり、 デバイス動作時のキャリアの走向を考慮すると70 ∮以下の機度で非晶質シリコンとの合金化をおさ える必要がある。このようにすることにより、存 膜トランジスタの OPP 抵抗を安定的に大きくす

るととができ、薄膜トランジスタを多数使用した ディスプレイの歩どまりを向上させるととができ る。また別の効果として、上配元素が含まれてい る非晶質シリコンはエッチング速度が比較的遅く 非晶質シリコンとのエッチング速度差を利用して 均一性良く n<sup>+</sup> 非晶質シリコン層をエッチングす ることができる。とれは OPP 抵抗の高い薄膜ト ランジスタが再現性良く得られるもう一つの理由 である。

本発明においては、 n<sup>-</sup> 非晶質シリコン層に決 素、窒素又は酸素を含んだ非晶質シリコン層を設 けることで OFF 抵抗の高い薄膜トランジスタを 得ることができる。

#### ( 突施例 )

以下、本発明の実施例について図面を参照して 説明する。第2図は本発明の実施例を示す断面図 である。ガラス基板1上にゲート金属であるクロ ム電低2を1000Å 真空蒸着し、フォトリソグラ フィにより幅20μm に加工する。 続いてシランガ スとアンモニアガスの混合ガスをプラズマ CVD 英電を用いグロー放電分解して窓化シリコン暦3 を 3000 A 形成し、次応シランガスのグロー放電 分解により n- 非晶質シリコン層 4 を 1000 Å 、 シランガスにメタンガスを404混合したガスをグ ロー放電分解して nº 非品質 Si<sub>x</sub>C<sub>1-x</sub> (メ ≃ 0.05) 湯 5 を 1500 Å、シランにホスフィンを 1000 無 風合したガスをグロー放電分解して a<sup>+</sup> 非晶質シ リコン層 6 を 500 Å 形成する。 つぎにソース・ド レイン電框7であるモリブデンを 2000 Å 形成し、 CP。を用いたドライエッチングにより、ゲート長 が 109 μm、ゲート傷が10 μm になるようにソー ス・ドレイン電板および ロ+ 非品質シリコンをエ \*チングし、トランジスタ構造とする。さらに投 笛安定のために強化シリコン等の絶縁物をパッシ ペーション膜として被援する。ここでは非晶質シ りコンの高抵抗化に炭素元素を混入する方法とし てシランとメタンの混合ガスを用いているが、他 の炭素を含むガス例えばエタン・プロパン等のガ スを原料ガスとして用いたとしても有効に作用す る。また酸素、あるいは酸素を非晶質シリコン内

に混合する場合には、酸素ガス、炭酸ガス、N₂O ガス、NO₂ ガスあるいは窒素ガス、アンモニアガ スを原料ガスとして用いれば良い。

# (発明の効果)

との薄膜トランジスタを用いて 128×64案子の 放晶駆動用薄膜トランジスタアレイを試作してその静物性を評価した。その結果ゲート電圧15 V。ソース・ドレイン調電圧15 Vでの平均 ON 電源は 1.2×10<sup>-16</sup> A、平均 OPF 電流は 1.6×10<sup>-11</sup> A であり、画像欠陥の恐れのある 1×10<sup>-10</sup> A以上の OPF 電流が流れる案子は全体の 0.5 % 以下におさえることができた。これに対し、従来の薄膜トランジスタを用いた場合には平均 ON 電流 3.4×10<sup>-16</sup> A、平均 OPF 電流 2.3×10<sup>-11</sup> A であり、平均的な ON OFP 比は十分あるものの、OPF 電流 10<sup>-10</sup> A以上の業子が全体の 4 が合まれていた。 このように本発明によって OPF 電流の小さい薄膜トランジスタを安定的に製造できることが明らかになった。

#### 随面の簡単な説明 -

( )

 $(\dot{})$ 

第1回は従来の球膜トランジスタの断面図、第 2回は本発明の一実施例を説明するための薄膜ト ランジスタの断面図である。

1 … 絶縁性善板、2 … ゲート電極、3 … 絶縁体 勝、4 … n 二 非晶質シリコン半導体層、 5 … 炭素 を含む非晶質シリコン半導体層、6 … n + 非晶質 シリコン半導体層、7 … ソース電極、8 … ドレイ ン電極、9 … パッシベイション膜。

代理人 介理土 内 原 晋



